晨光

Bilingual Paper Reading · 中英对照精读

SparseDPD：面向射频功放线性化的稀疏神经网络数字预失真 FPGA 加速器

电子信息工程 × 射频微波 × FPGA 数字电路 —— 数字预失真硬件加速精读材料

原文：arXiv:2506.16591 2025年6月19日发布 arXiv 预印本（cs.AR / eess.SP）数字预失真 × 神经网络 × FPGA 加速附英文摘要朗读音频

一、论文档案

英文标题SparseDPD: A Sparse Neural Network-based Digital Predistortion FPGA Accelerator for RF Power Amplifier Linearization

中文标题SparseDPD：面向射频功率放大器线性化的稀疏神经网络数字预失真 FPGA 加速器

作者Manno Versluis, Yizhuo Wu, Chang Gao（机构未在素材中标注）

发布时间2025年6月19日（v1）｜分类：cs.AR（计算机体系结构）、eess.SP（信号处理）

原文链接arxiv.org/abs/2506.16591　·　全文 HTML 版

一句话概括把神经网络数字预失真剪枝到 74% 稀疏、仅 64 个参数，在 Xilinx Zynq-7Z010 FPGA 上以 170 MHz、241 mW 实时运行，ACPR/EVM/NMSE 分别达 -59.4/-54.0 dBc 与 -48.2 dB——神经网络 DPD 第一次「跑得动、跑得起」。

💡 为什么选这篇给你：① 数字预失真是 5G/6G 基站功放线性化的刚需，直接决定信号质量与整机效率；② 一条线讲透「算法-硬件协同」——剪枝（算法）让模型变小，FPGA（硬件）让它跑得快，思路清晰、无公式门槛；③ 代码开源可复现，ACPR/EVM/NMSE 全套实测数字齐全，工程可信度极高。

二、核心术语表（先扫一遍再读正文）

英文术语	中文	大白话解释
digital predistortion (DPD)	数字预失真	在功放前面加一个「逆模型」，先把信号往反方向扭曲一下，抵消功放的非线性，让输出恢复干净。
RF power amplifier (PA)	射频功率放大器	发射链路末级放大器件，把信号放大到足以远距离传输的功率水平。
linearization	线性化	让放大器输出与输入尽量成线性关系，减小失真、提升信号完整性。
ACPR (Adjacent Channel Power Ratio)	邻信道功率比	衡量信号泄漏到相邻频道的程度，越负越好；本文达到 -59.4 dBc。
EVM (Error Vector Magnitude)	误差矢量幅度	衡量调制信号星座点偏离理想位置的程度，越负越好；本文达到 -54.0 dBc。
NMSE (Normalized Mean Square Error)	归一化均方误差	归一化后的输出误差指标，越负越好；本文达到 -48.2 dB。
PNTDNN (phase-normalized time-delay neural network)	相位归一化时延神经网络	一种专门处理 I/Q 复数信号的神经网络结构，适合建模功放的记忆效应。
unstructured pruning	非结构化剪枝	把权重矩阵里「不重要」的单个权重直接置零；稀疏但零的位置不规则。
sparsity	稀疏度	权重中零元素的比例；74% 表示近四分之三的参数被剪掉，计算量大幅下降。
FPGA (Field-Programmable Gate Array)	现场可编程门阵列	可反复重新配置的硬件芯片，擅长并行计算，适合做 DPD 这类实时数字信号处理加速。
Xilinx Zynq-7Z010	赛灵思 Zynq-7Z010	Xilinx Zynq-7000 系列的一款「ARM 处理器 + FPGA」异构芯片，本文的硬件平台。
memory polynomial	记忆多项式	传统 DPD 常用的带记忆效应的多项式模型，简单但表达能力有限。
dynamic power	动态功耗	芯片工作时因信号翻转产生的功耗；241 mW 意味着极省电，适合基站等功耗敏感场景。

三、摘要中英对照（精读核心）

🎧 音频在文末，可先听一遍原文再读；每个英文句都配了逐句翻译。

摘要 Abstract

EN · 原文

Digital predistortion (DPD) is crucial for linearizing radio frequency (RF) power amplifiers (PAs), improving signal integrity and efficiency in wireless systems.

CN · 翻译

数字预失真（DPD）对射频（RF）功率放大器（PA）的线性化至关重要，能提升无线系统的信号完整性与效率。

EN · 原文

Neural network (NN)-based DPD methods surpass traditional polynomial models but face computational challenges limiting their practical deployment.

CN · 翻译

基于神经网络（NN）的 DPD 方法超越传统多项式模型，但面临计算开销大的挑战，限制了其实用部署。

EN · 原文

This paper introduces SparseDPD, an FPGA accelerator employing a spatially sparse phase-normalized time-delay neural network (PNTDNN), optimized through unstructured pruning to reduce computational load without accuracy loss.

CN · 翻译

本文提出 SparseDPD——一个采用「空间稀疏的相位归一化时延神经网络（PNTDNN）」的 FPGA 加速器，通过非结构化剪枝在无精度损失的前提下降低计算负载。

EN · 原文

Implemented on a Xilinx Zynq-7Z010 FPGA, SparseDPD operates at 170 MHz, achieving exceptional linearization performance (ACPR: -59.4 dBc, EVM: -54.0 dBc, NMSE: -48.2 dB) with only 241 mW dynamic power, using 64 parameters with 74% sparsity.

CN · 翻译

SparseDPD 在 Xilinx Zynq-7Z010 FPGA 上实现，工作频率 170 MHz，取得卓越的线性化性能（ACPR：-59.4 dBc，EVM：-54.0 dBc，NMSE：-48.2 dB），动态功耗仅 241 mW，只用 64 个参数、稀疏度达 74%。

EN · 原文

This work demonstrates FPGA-based acceleration, making NN-based DPD practical and efficient for real-time wireless communication applications.

CN · 翻译

这项工作展示了基于 FPGA 的加速，让基于 NN 的 DPD 对实时无线通信应用变得实用而高效。

EN · 原文

Code is publicly available at https://github.com/MannoVersluis/SparseDPD.

CN · 翻译

代码已在 https://github.com/MannoVersluis/SparseDPD 公开。

关键词 Keywords：Digital Predistortion 数字预失真｜ FPGA Accelerator FPGA 加速器｜ Neural Network 神经网络｜ Unstructured Pruning 非结构化剪枝｜ RF Power Amplifier Linearization 射频功放线性化

四、引言精选（为什么这个问题重要）

① 功放的非线性：无线系统绕不开的失真难题

EN · 原文

Wireless communication systems form the foundation of modern connectivity, supporting applications ranging from mobile networks to satellite links. Central to these systems are radio frequency (RF) power amplifiers (PAs), which amplify signals to sufficient power levels for reliable transmission over long distances. However, RF PAs exhibit nonlinear behavior, especially when driven near their saturation region to optimize power efficiency. This nonlinearity introduces unwanted distortion, degrading signal integrity and reducing system efficiency.

CN · 翻译

无线通信系统是现代互联的基石，支撑着从移动网络到卫星链路的各类应用。系统的核心是射频功率放大器（PA）——把信号放大到足以远距离可靠传输的功率水平。然而，射频功放在接近饱和区（为提高功率效率）驱动时表现出非线性行为。这种非线性引入不必要的失真，损害信号完整性并降低系统效率。

② 传统解药 DPD：记忆多项式简单，但已跟不上新标准

EN · 原文

Digital predistortion (DPD) has become a widely adopted technique to counteract these distortions. DPD preprocesses the input signal with an inverse model of the PA's nonlinearity, effectively linearizing the output. Traditional DPD approaches, such as those using memory polynomials, have been favored for their simplicity and reasonable performance. Yet, as wireless standards evolve, requiring higher data rates, wider bandwidths, and complex modulation schemes, these methods face limitations.

CN · 翻译

数字预失真（DPD）已成为抵消这些失真的广泛采用的技术：用功放非线性的逆模型对输入信号做预处理，从而有效地线性化输出。传统的 DPD 方法（如记忆多项式）以简单、性能合理著称。但随着无线标准演进——要求更高的数据速率、更宽的带宽和更复杂的调制方式——这些方法暴露出局限。

③ 神经网络 DPD 更强，但 FPGA 上还没人做

EN · 原文

NN-based DPDs have recently emerged as a superior alternative, leveraging the ability of NNs to model complex nonlinear PA behaviors. However, they incur significant computational overhead, posing challenges for real-time low-power deployment to meet industry needs. FPGAs, with their reprogrammability and parallel processing strengths, are ideal for accelerating DPD. However, previous FPGA-based DPD implementations mostly focused on polynomial models, leaving NN-based approaches underexplored.

CN · 翻译

基于神经网络的 DPD 最近成为更优替代方案，利用 NN 建模复杂功放非线性行为的能力。然而它们带来可观的计算开销，给满足业界需求的实时低功耗部署造成挑战。FPGA 凭借可重编程性与并行处理优势，是加速 DPD 的理想平台。但此前基于 FPGA 的 DPD 实现大多聚焦多项式模型，基于 NN 的方法尚未被充分探索。

💡 这是全文最有味道的一句：“However, previous FPGA-based DPD implementations mostly focused on polynomial models, leaving NN-based approaches underexplored.”——别人都做多项式 DPD，偏偏没人把神经网络搬上 FPGA，这就是这篇论文找到的「空位」。好的研究往往先找到空白，再去填空白。

五、论文贡献（3 个要点）

EN · 原文

1. A sparse-NN FPGA accelerator. This paper presents SparseDPD, an FPGA accelerator tailored for sparse NN-based DPD. Our design utilizes a spatially sparse PNTDNN to deliver high throughput, low power consumption, low utilization, and exceptional linearization performance.

CN · 翻译

1. 稀疏神经网络 FPGA 加速器。本文提出 SparseDPD——一个专为稀疏 NN-DPD 定制的 FPGA 加速器。设计采用空间稀疏的 PNTDNN，实现高吞吐、低功耗、低资源占用与卓越的线性化性能。

EN · 原文

2. 74% pruning without accuracy loss. By applying unstructured pruning, we reduce the model size by 74% without sacrificing accuracy.

CN · 翻译

2. 剪掉 74% 不掉精度。通过非结构化剪枝，我们在不牺牲精度的前提下把模型规模缩减 74%。

EN · 原文

3. Measured results on silicon. Implemented on a Xilinx Zynq-7Z010 FPGA, SparseDPD achieves a peak clock frequency of 170 MHz. When evaluated with a 20-MHz-bandwidth 64-QAM signal, it attains an ACPR of -59.4 dBc, an EVM of -54.0 dBc, and an NMSE of -48.2 dB, all with a dynamic power consumption of just 241 mW.

CN · 翻译

3. 芯片实测结果。SparseDPD 在 Xilinx Zynq-7Z010 FPGA 上实现，峰值时钟频率 170 MHz。用 20 MHz 带宽的 64-QAM 信号评测时，ACPR 达 -59.4 dBc、EVM 达 -54.0 dBc、NMSE 达 -48.2 dB，动态功耗仅 241 mW。

六、结论中英对照

EN · 原文

We presented SparseDPD, an FPGA accelerator for neural network-based digital predistortion, which uses a pruned phase-normalized time-delay neural network to deliver -59.4 dBc ACPR, -54.0 dBc EVM, and -48.2 dB NMSE. Running on a Xilinx Zynq-7Z010 FPGA at 170 MHz with 241 mW dynamic power, promising to support efficient, real-time DPD for next-generation wireless systems.

CN · 翻译

我们提出了 SparseDPD——一个基于神经网络数字预失真的 FPGA 加速器，用剪枝后的相位归一化时延神经网络实现 -59.4 dBc 的 ACPR、-54.0 dBc 的 EVM 与 -48.2 dB 的 NMSE。它运行在 Xilinx Zynq-7Z010 FPGA 上，170 MHz、动态功耗 241 mW，有望为下一代无线系统提供高效、实时的 DPD 支持。

EN · 原文

Future work would be to use a higher BW dataset with a larger model, or to exploit by adopting more types of sparsity in the neural network model for further computational and memory access saving.

CN · 翻译

未来工作将使用更高带宽的数据集与更大的模型，或在神经网络模型中采用更多类型的稀疏化，以进一步节省计算与内存访问。

七、编者解读：这篇论文到底讲了什么（大白话版）

问题：功放靠近饱和区工作时非线性失真严重，5G 这类高阶调制信号对失真极其敏感，必须用 DPD 补偿；但神经网络 DPD 算力开销大，实时、低功耗地部署很难。
做法：先用「相位归一化时延神经网络（PNTDNN）」做 DPD 核心，再做非结构化剪枝——把 64 个参数剪到 74% 稀疏（只留约四分之一），最后把这些稀疏权重高效映射到 Xilinx Zynq-7Z010 FPGA 上并行加速。
结果：170 MHz 时钟、241 mW 动态功耗，ACPR -59.4 dBc、EVM -54.0 dBc、NMSE -48.2 dB——线性化性能与未剪枝模型相当，却省下了四分之三的计算量。
最值钱的观点：「稀疏性 + 硬件加速」让神经网络 DPD 从「算不动」变成「实时可用」；剪掉 74% 参数精度不掉，说明网络里冗余很大——这正呼应了深度学习「过参数化」的普遍现象：模型大 ≠ 必须全算。
工程意义：代码在 GitHub 开源，复现门槛低；对 5G/6G 基站、卫星通信等实时无线场景有直接价值，也给「算法-硬件协同设计」提供了完整范例。

🎯 对保研的启示：这篇论文示范了「算法-硬件协同设计」——算法端剪枝（让模型变小）与硬件端加速（让计算变快）一起设计、互相成全，而不是各做各的。复试时若能讲清「算法与硬件如何互相约束、互相成就」，比单背一堆模型名词更能打动导师。

八、给准大一的阅读路线图 & 延伸方向

📖 怎么读这篇论文（三遍法）

第一遍（10 分钟）：只读摘要和术语表，回答三个问题——问题是什么？方法是什么？结果是什么？
第二遍（20 分钟）：读引言 + 结论，重点体会「为什么 NN-DPD 算不动」「为什么选 FPGA 加速」，以及剪枝为什么几乎不掉精度。
第三遍（30 分钟）：重读引言第 ③ 段与「贡献」三条，把「剪枝 → 稀疏映射 → FPGA 实现 → 实测指标」串成一条线；遇到 ACPR/EVM/NMSE 等指标回查术语表。

🚀 这个方向你能延伸做什么

现在就能做：打开 GitHub 上的 SparseDPD 仓库读 README；用 PyTorch 写一个 3 层小网络，把权重随机置零 50%/74%，观察精度变化——亲手体会「稀疏性」的代价与收益。
大一→大二：学好数字电路与逻辑设计、信号与系统；学 Python 与 PyTorch 基础。
大二→大三：方向可扩展为数字预失真与功放线性化、模型剪枝与量化、FPGA 硬件加速器设计、5G/6G 射频前端、软件无线电（SDR）——「算法-硬件协同设计」是通信与集成电路交叉的考研/保研热门方向；国内可关注《电子与信息学报》《微波学报》，国际可看 IEEE MWTL / TCAS。

九、英文摘要朗读（练听力用）

先盲听一遍→再看对照稿→再听一遍。目标是听出每个数字（170 MHz、-59.4 dBc、-54.0 dBc、-48.2 dB、241 mW、64 个参数、74% 稀疏度）和术语（DPD、PNTDNN、ACPR、EVM、NMSE、unstructured pruning）。